Видео: Oracle Live: Discussion with Jensen Huang, Founder & CEO, NVIDIA (Ноември 2024)
Докато голяма част от вълненията от чипове миналата седмица идваха от съобщението на Broadwell на Intel, имаше редица други чипове, обсъдени подробно на годишната конференция Hot Chips, която има тенденция да се съсредоточи най-вече върху чипове, предназначени за сървъри и центрове за данни.
Шоуто е известно с чипове от висок клас, като Intel, Oracle и IBM всички обсъждат последните си записи, но само Sparc M7 на Oracle беше наистина нов. Вместо това голяма част от шоуто завърши съсредоточено върху ARM-базирани продукти, включително първите подробности за предстоящата 64-битова версия на Denver на Nvidia на своя Tegra K1 процесор
Oracle, Intel и IBM Aim High със сървърни чипове
От чиповете от висок клас, най-впечатляващите новини дойдоха от Oracle, който обсъди следващото поколение на своя процесор SPARC, известен M7. Този чип ще има 32 S4 SPARC ядра (всяко с до осем динамични нишки), 64MB L3 кеш памет, осем DDR4 контролери на паметта (до 2TB на процесор и 160GBps на честотна лента на паметта с DDR4-2133) и осем ускорители за анализиране на данни, свързани през мрежа с чип.
Чипът е организиран в осем клъстера с по четири ядра със споделен L2 кеш и разделен 8MB L3 кеш с повече от 192GBps честотна лента между ядрото и локалния му L3 кеш. В сравнение с M6 (28nm чип с 12 3.6GHz SPARC S3 ядра), M7 осигурява 3-3, 5 пъти по-добра производителност на честотна лента на паметта, цялостна пропускателна способност, OLTP, Java, ERP системи и пропускателна способност с плаваща запетая. Стивън Филипс, старши директор на Oracle по SPARC Architecture, каза, че целта е стъпаловидно увеличаване на производителността, а не увеличаване на печалбите.
M7 може да мащабира до 8 гнезда без лепило (до 256 ядра, 2000 нишки и 16TB памет) и с ASIC превключвател за управление на трафик между тях в SMP конфигурация, до 32 процесора, така че можете да завършите със система с 1024 ядра, 8 192 нишки и до 64TB памет. Доста впечатляващо. Oracle заяви, че предлага 3 до 3, 5 пъти по-добра производителност на различни тестове, в сравнение с миналогодишния SPARC M6. Компанията заяви, че това ще бъде оптимизирано за собствения софтуерен пакет на Oracle, произведен по 20 nm процес и достъпен в системите някъде следващата година.
IBM също даде повече подробности за своята линия Power8, която обяви на миналогодишното си изложение. Тази версия на чипа имаше 12 ядра, всяка с до осем нишки с 512KB кеш на ниво 2 SRAM на ядро (6MB общо L2) и 96MB споделена вградена DRAM като кеш от ниво 3. Този огромен чип, който е с размери 650 квадратни милиметра с 4, 2 милиарда транзистори, е произведен по 22nm процес на SOI и започна да се доставя през юни, според IBM.
Преди няколко месеца IBM обяви версия с шест ядра, която измерва 362 mm 2. Тази година разговорът беше за това как IBM може да комбинира две от шестядрените версии в един пакет с 48 ленти на PCIe Gen 3. IBM каза, че двукомпонентна версия с общо 24 ядра и 192 нишки ще превъзхожда двупроцесора Xeon Ivy Bridge сървър с 24 ядра (с 48 нишки). IBM продава Power предимно на високоефективни и специализирани пазари, така че повечето хора няма да сравняват двете, но е интересно. В опит да превърне Power архитектурата в по-мейнстрийм, миналата година IBM обяви консорциума Open Power, а тази година компанията заяви, че разполага с пълен софтуер с отворен код за платформата. Но засега никой друг освен IBM не е обявил сървър, базиран на платформата.
Intel говори за "Ivytown", сървърната версия на Ivy Bridge, която включва версиите на Xeon E5, представени преди година, и Xeon E7, представени през февруари. Тази година разговорът беше фокусиран върху това как Intel вече има в основата си една архитектура, която може да покрие двата пазара, с чипове, които позволяват до 15 ядра, два DDR3 контролера на паметта, три QPI връзки и 40 PCI Gen 3 ленти, която е подредена в модулен етаж план, който може да бъде превърнат в три различни матрици, всяка от които е проектирана за различни гнезда, с общо над 75 варианта. Това може да се използва в дву-, четири- и осем-сокетни сървъри без специални връзки.
Тези чипове, разбира се, съставляват по-голямата част от покупките на сървъри в наши дни, тъй като Intel представлява огромната част от сървърните единици. Но много информация беше обхваната преди това в ISSCC и Intel се очаква да представи следващата версия на семейство E5 (E5-1600v3 и E5-2600 v3) съвсем скоро, въз основа на актуализирана версия, използваща вариант на Архитектурата на Haswell, наречена Haswell-EP. (Миналата седмица Dell обяви нови работни станции на базата на тези нови чипове.)
Intel обсъди и своя Atom C2000, известен като Avoton, който влезе в производство в края на 2013 г. Този чип и чиповете Ivy Bridge и Haswell са базирани на 22nm процеса на Intel.
Nvidia, AMD, е приложила Micro Aim на новите пазари за ARM
Най-голямата изненада на шоуто вероятно беше фокусът върху ARM-базирана технология, включваща основни бележки от ARM високоговорители и подробно описание на Nvidia за предстоящата версия на „Denver“ на своя процесор Tegra K1.
В приветствие, CTO на ARM Майк Мюлер обсъди ограниченията на мощността във всичко - от сензори до сървъри и се съсредоточи върху това как ARM се опитва да се разшири в предприятието. Мюлер също така заложи на концепцията за използване на ARM сензорни чипове за Интернет на нещата - тема, която беше отекна и в основна бележка от Rob Chandhok на Qualcomm. Но нито една компания не обяви нови ядра или процесори.
Вместо това голямата новина на този фронт дойде от Nvidia, която даде много повече подробности за новата версия на своя K1 процесор. Когато за първи път беше обявен проектът на Denver на компанията, звучеше, че този чип ще бъде насочен към високоефективния компютърен пазар, но сега компанията изглежда се е съсредоточила повече върху неща като таблети и автомобилния пазар. Tegra K1 ще се предлага в две версии. Първата, която бе обявена по-рано тази година и сега се доставя в таблета на компанията Shield, има четири 32-битови ядра ARM Cortex-A15 плюс ниско енергийна "придружителна сърцевина" в конфигурация 4 + 1, която Nvidia въвежда нейната линия Tegra от няколко години.
Версията на Денвър е доста по-различна с две нови собствени 64-битови ядра, проектирани от Nvidia, а компанията наистина описва печалбите от производителността, които получава. Ядрото е седемпосочен свръхскален (което означава, че може да изпълнява до седем микро-операции едновременно) и има 128KB четирипосочен кеш L1 инструкция и 64KB четирипосочен кеш L1 данни. Чипът комбинира две от тези ядра, заедно с 2MB кеш на ниво 2, който обслужва и двете ядра, като 192 "CUDA ядра" (графични ядра), които споделя с 32-битовия K1. Като такъв той представлява голямо отклонение от архитектурата 4 + 1.
Една голяма промяна включва това, което Nvidia нарича „динамична оптимизация на кода“, която е предназначена да приема често използван ARM код и да го конвертира в микро-код, специално оптимизиран за процесора. Това се съхранява в 128 MB кеш памет (издълбана от традиционната основна системна памет). Целта е да се даде на него изпълнение на изпълнение извън поръчка, без да се изисква толкова енергия, колкото тази техника обикновено използва. Концепцията не е нова - Transmeta го опита преди години със своя чип Crusoe - но Nvidia казва, че това сега работи значително по-добре.
Nvidia показа няколко показателя, в които твърди, че новият чип може да постигне значително по-висока производителност от съществуващите четири- или осем-ядрени мобилни процесори - по-специално цитирайки Snapdragon 800 на Qualcomm (MSM8974), Apple A7 (понякога наричан Cyclone), използван в iPhone 5s - и дори някои основни PC процесори. Nvidia заяви, че превъзхожда процесор Atom (Bay Trail) и е подобен на двуядрения процесор Celeron (Haswell) на 1.4GHz на Intel. Разбира се, аз съм склонен да приемам номера на производителността със зрънце сол: не само, че продавачите избират показателите, изобщо не е ясно, че говорим за еднакви тактови скорости или едно и също захранване.
Междувременно, в чипове, насочени повече към сървърите, AMD говори повече за своя Opteron A1100, известен като "Сиатъл", като компанията заяви, че в момента се взема проба и трябва да бъде налична в сървърите в края на тази година. Този чип има осем 64-битови процесорни ядра Cortex A57; 4MB L2 кеш и 8MB L3 кеш; два канала за памет за до 128 GB DDR3 или DDR4 памет с корекция на грешки; много интегрирани I / O (8 ленти всеки от PCIe Gen3 и 6Gbps SATA и два 10Gbps Ethernet порта); Cortex A5 "процесор за контрол на системата" за сигурно зареждане; и ускорител за ускоряване на криптирането и декриптирането. Произвежда се по 28nm процес на GlobalFoundries. AMD все още не е дала подробности относно честотата, мощността или производителността на чипа, но показа основна схема на чипа. (По-горе)
Applied Micro отдавна твърди, че разполага с първия ARM сървър чип на пазара, като неговият X-Gene 1 (известен като Storm) съдържа 8 2.4GHZ собствени ARMv8 ядра, четири DDR3 контролера на паметта, PCIe Gen3 и 6Gbps SATA и 10Gbps Ethernet, Понастоящем това се произвежда в процес на 40 nm на TSMC, твърдят от компанията.
При Hot Chips Applied Micro представи своя X-Gene 2 (Shadowcat) дизайн, който ще се предлага с осем или 16 "подобрени" ядра, работещи със скорост от 2, 4 до 2, 8 GHz, и добавя хост на RoCE (RDMA през конвертиран Ethernet) Канал адаптер като взаимосвързана връзка, проектирана да позволява връзки с ниска латентност между клъстери от микро сървъри. Това е проектирано да се използва в клъстери, като един единствен сървърен багажник поддържа до 6 480 нишки и 50TB памет, всички споделящи един пул за съхранение. Компанията казва, че X-Gene 2 ще предложи около 60 процента по-добра цялостна производителност, два пъти по-висока производителност в Memcache и около 25 процента по-добро обслужване на Apache Web. Произвежда се по 28nm процес и в момента се взема проба.
Applied Micro казва, че X-Gene 2 запълва празнина между конкурентните микросервъри (Cavium ThunderX, Intel Atom C2000 "Avoton" и AMD Opteron A1100 "Сиатъл") и пълноразмерните Xeon сървъри. Той даде някои подробности за следващото поколение, X-Gene 3 (Skylark), което ще бъде планирано да започне вземането на проби през следващата година. Този чип ще има 16 ARMv8 ядра, работещи на скорост до 3 GHz, и ще бъде произведен по 16nm FinFet технология.