Осъществяване на чипове над 14 nm

Едно от големите неща на тази седмица на Международната конференция за твърди тела (ISSCC) беше дискусия за това как индустрията ще създава процесори на 10 nm и по-долу и дали това ще бъде рентабилно.

Марк Бор, старши сътрудник на Intel, произнесе силно обсъждане на панел, където повтори убеждението на Intel, че Законът на Мур - концепцията, че плътността на чиповете може да се удвои при всяко следващо поколение - продължава. Както Intel каза преди, Бор заяви, че вярва, че може да произвежда чипове при 10 nm и дори 7 nm, използвайки съществуващи инструменти за литография, въпреки че със сигурност би искал да има готови екстремни ултравиолетови (EUV) литографски инструменти, готови да работят за 7 nm.

Неговото голямо значение беше, че продължаването на мащабирането винаги изисква нови иновации в процесите и дизайна (като въвеждането на медни връзки, напрегнат силиций, високо K / метална врата и FinFET технологията) и че ще са необходими допълнителни иновации за продължаване на мащабиране до 10 и 7 nm и по-долу. Но той не даде никакви нови подробности за това какви промени в процеса, материалите или структурите ще използва Intel в новите възли.

Противно на някои публикувани доклади, Bohr всъщност не потвърди, че Intel ще доставя 10 nm части през 2016 г. (Като се има предвид, че Intel достави първите си 14 nm чипове в края на 2014 г., доставка 10nm следващата година ще съответства на типичната двугодишна честота на процеса възли; когато попитах изпълнителния директор на Intel Брайан Крзанич дали двугодишната каданс ще продължи, той каза, че Intel вярва, че може.) 14nm процесът на Intel нахлува по-бавно, отколкото се очаква, и докато Бор каза, че неговата 10 nm пилотна линия показва 50-процентно подобрение в производителност в сравнение с мястото, където 14 nm е бил в същия момент на своя напредък, компанията не иска да поеме твърд ангажимент.

Бор беше категоричен, че очаква не само мащабирането на чиповете да продължи, но и че разходите за изработката на всяка вафла ще продължат да нарастват, увеличаването на плътността на транзисторите ще бъде достатъчно, така че производствените разходи на Intel на транзистор ще продължат да намаляват достатъчно, за да го направят струва си да продължите мащабирането. Той каза това преди, но контрастира с някои други компании, които бяха по-скептични.

Той посочи, че историята на дизайна на чипове включва все повече и повече интеграция, като съвременните дизайни System-on-Chip (SoC) сега интегрират неща като различни нива на мощност, аналогови компоненти и високо напрежение входно-изходни системи. Бъдещето може да се поддаде на 2.5D чипове (където отделни матрици са свързани чрез вътрешна шина на пакета) или дори 3D чипове (където чрез силиконови виа или TSV свързват множество чипове). Той каза, че такива системи ще са полезни за системата интеграция, но лоша на ниска цена.

Бор каза, че 3D чиповете с TSV всъщност не работят за високопроизводителни процесори, тъй като не можете да получите достатъчна плътност на TSV или да се справите с топлинните проблеми и че дори и на мобилните SoC, където това е технически по-възможно, не е наистина се използва все още, защото това добавя твърде много разходи.

Други доставчици имаха различни гледни точки, както може да очаквате.

Кинам Ким, президент на Samsung Electronics, посочи, че плътността - броят на транзисторите на чип площ - продължава да се увеличава.

Но той също така посочи, че наближаваме теоретичен лимит на 1, 5 nm и че с EUV, комбиниран с четворно печатане на рисунки, теоретично е възможно да се стигне до 3, 25 nm. Но той очакваше, че за да стигне до там, индустрията ще се нуждае от нови инструменти, структури и материали.

Например той предположи, че Samsung може да премести логическото си производство от FinFETs (които Intel започна да произвежда преди няколко години, а Samsung току-що започна да доставя) към порта на всички и Nanowire контакти около 7 nm, последвани от тунелни БНТ. В този момент компанията обмисля и нови материали. Той отбеляза, че DRAM и NAND технологията вече включват много нови функции, включително 3D производство.

Въпреки че водещият леярна TSMC не представи конкретна технологична презентация, той също работи върху нови материали и конструкции, тъй като чете развитието на своята 16 nm производство тази година и бъдещите възли, които предстоят.

Особено ме интересуваше малко по-различен поглед към това, къде се е насочила индустрията, даден от Sehat Sutardja, изпълнителен директор на Marvell Technology Group.

Той се оплака, че цената на създаването на „маска“ (шаблонът за създаване на чип) е повече от удвояване на всяко поколение и че при сегашните темпове може да достигне до 10 милиона долара до 2018 г. В резултат на тези разходи за маска и Научноизследователска и развойна дейност, каза той, превръщането на SoC в текущата технология FinFET има смисъл само ако общият обем на живота на чипа ще бъде много голям - 25 милиона единици или повече. И все пак пазарът е толкова фрагментиран, че за повечето компании е трудно да имат достатъчно голям обем.

Sutardja каза, че настоящите мобилни SoC имат "твърде много интеграция за наше добро", отбелязвайки колко от функциите, които са интегрирани в мобилен чип (като Southbridge за I / O връзки, опции за свързване за Wi-Fi и Bluetooth, и модемът) все още не са интегрирани в процесори за десктоп и лаптоп.

Вместо това той предложи индустрията да премине към това, което нарече MoChi (за модулен чип), което ще включва подобна на Lego концепция за свързване на отделни компоненти във „виртуален SoC“. Това, каза той, ще позволи разделяне на изчислителна и не-изчислителна функция, като функциите на процесора и графичния процесор, произведени на най-напредналите възли, и други функции в различни, по-евтини възли. Тези компоненти ще бъдат свързани чрез взаимно свързване, което ще бъде разширение на AXI шината. Това е интересна идея, особено за по-малките доставчици, въпреки че много компании вероятно ще трябва да се качат на борда, за да превърнат това в жизнеспособен стандарт.

Стигането до по-нови и по-добри чипове никога не е било лесно, но сега изглежда по-трудно, отколкото досега, и със сигурност е по-скъпо. Резултатът може да бъде по-малко конкуренти и по-дълго време между възлите, но все пак изглежда, че мащабирането на чипове ще продължи.