Intel вижда пътя за разширяване на закона на Мур до 7 nm

Макар да дава много малко подробности за бъдещите си производствени планове, Intel използва срещата си с инвеститори миналата седмица, за да подчертае колко важно е разглеждането на закона на Мур, изявлението на съоснователя Гордън Мур, че плътността на чиповете ще се удвоява на всеки две години. Компанията говори за това как производственият й процес от 14 nm, който сега се използва за своя Core M и предстоящите по-широки линии на Broadwell, показа стойност на мащабирането на цялото поколение и заяви, че очаква подобно мащабиране от бъдещите си 10 и 7 nm възли, въпреки увеличаващите се капиталови разходи, необходими на всеки възел.

Изпълнителният директор Брайън Крзанич започна срещата, като говори за това как законът на Мур ще навърши 50-годишния си юбилей през следващата година и заяви, че остава един от ключовите стратегически императиви на компанията. „Нашата работа е да продължим това възможно най-дълго“, каза той.

Но най-вече попадна Бил Холт (по-горе), генерален мениджър на групата за технологии и управление, за да обясни как компанията ще стигне до там.

Холт отбеляза проблемите, които Intel имаше при разширяването на 14nm технологията, като отбеляза, че са били необходими повече от 2, 5 години, за да се получи 14nm процес с добър добив, вместо нормалната двугодишна каденция. В момента добивът от 14 nm все още не е толкова добър, колкото компанията получава на 22 nm, но е "в здравословен обхват" и започва да се сближава с по-ранния процес, който според него е най-доходният процес на Intel досега. В резултат той каза, че разходите за производството на тези части са малко по-високи през Q4, което ще се отрази на маржовете в началото на следващата година, но той очаква това да се промени по-късно през 2015 г. "Истинското намаляване на разходите остава възможно в капиталоемка среда - каза Холт.

След някои от презентациите, които видях на Форума на разработчиците на Intel преди няколко месеца, Холт обясни защо 14nm възелът е истински свиване, дори когато се съгласи, че 14nm номенклатурата по същество е безсмислена. "Няма нищо 14 за това", каза той.

Но в сравнение с предшественика си от 22 nm Haswell, стъпката между перките в дизайна на FinFET е намалена до 0.70x (което той отбеляза, че е целта, тъй като намаляването с 30 процента във всяко измерение би довело до пълна половина на площта на умират, ако приемем, че има същия брой транзистори), но че стъпката на портата се е свила само до 0, 78x. Но, отбеляза той, височината на междусистемната връзка намалява по-далеч от нормалното до 0, 65x (от 80nm до 52 nm) и комбинацията прави пълния чип близо до цели 50 процента по-малък (всички останали неща са равни). Той отбеляза, че това варира в различните части на чипа, като мащабирането на SRAM е с 0.54x, но междусистемните връзки и графиките показват по-мащабиране.

За да направи тази работа, Intel създаде транзистори от по-малко, по-стегнати и по-дълги перки, за да създаде транзисторите. С други думи, не само, че перките са станали по-близо, но сега са и по-дълги.

Други промени в тази версия включват първото използване на Intel умишлени пропуски във въздуха между компонентите, което дава възможност за по-добра взаимосвързаност.

Сравнявайки 14nm чип Broadwell с 22nm версия на Haswell, Холт каза, че новият чип има с 35 процента повече транзистори - 1, 3 милиарда -, но е с 37 процента по-малък, така че показва 2.2x увеличение на плътността на транзистора с допълнителните транзистори, които вървят към неща като подобрени графично изпълнение.

Като цяло, каза той, трябва да "всъщност получите мащабиране", за да намалите разходите - област, в която Холт каза, че вярва, че Intel изпреварва конкуренти като Samsung и Taiwan Semiconductor Manufacturing Corp. (TSMC). Той каза, че разходите за транзистор все още намаляват и дори са малко под историческата линия на тенденцията при 14 nm и прогнозира, че ще продължи да бъде под линията на 10 nm и на 7 nm. И, каза той, новите възли ще осигурят не само разходи, но и подобрения в производителността. Поне през 7nm, каза той, "можем да продължим да изпълняваме обещанията на закона на Мур".

В друга презентация главният финансов директор Стейси Смит обясни високата цена за достигане до всеки нов възел, показвайки относителните капиталови разходи, необходими за производството на всеки възел. Той каза, че става все по-трудно и капиталоемко.

Той отбеляза, че е имало "крак" в разходите, започващи от 22 nm, поради необходимостта от многократно моделиране (необходимостта да се използва литография многократно на определени слоеве на матрицата), но каза, че броят на стартовете на вафли е намалял от 32nm възела, защото средно претегленият размер на матрицата вече е по-малък. Като цяло обаче, 14nm възелът е с около 30 процента по-интензивен капитал от предишното поколение, но основният чип е с 37 процента по-малък.

Общо Intel ще изразходва около 11 милиарда щатски долара за капиталови разходи през 2014 г., като планира да похарчи около 10, 5 милиарда долара през 2015 г. Около 7, 3 милиарда долара от разходите за 2014 г. са за изграждане на производствен капацитет, а останалите ще бъдат насочени към изследвания и разработки за бъдещи възли и за разработване на 450 мм вафли и типични корпоративни разходи като офис сгради и компютри.

Разходите са толкова много, каза той, че отчасти затова в момента има само четири компании в света, създаващи водещи производствени логики: Intel, Global Foundries, Samsung и TSMC.

Във въпроси след представянето си ръководителите на Intel внимаваха да не дават твърде много информация. Попитан за разходите и възможността за преминаване към EUV литография, Холт каза, че схемата на разходите е "умишлено двусмислена", тъй като не знаят колко под историческата цена на транзисторната линия ще бъдат следващите възли. Той каза, че вярва, че могат да стигнат под линията без EUV, "но не искам".

Krzanich каза, че компанията смята, че е сигнализирала твърде много за своите намерения на индустрията за своите 14 nm планове, така че "ще бъдем малко по-разумни в пускането на информация" за новите производствени възли. Той не би се ангажирал с познатата каданс на Tick / Tock на компанията за пускането на нов процесен възел една година и нова архитектура на следващата година, въпреки че Смит каза, че компанията очаква да бъде на "сравнително нормална каданс" и "ще говори за 10 nm през следващите 12 или 18 месеца, когато е подходящо."

3D NAND и пътят към 10TB SSD дискове

В друга сфера на технологиите Роб Кроок, генерален мениджър на Intel на енергонезависимата памет решения (по-горе), обсъди нова 3D технология при създаването на NAND флаш чипове, използвани в SSD и други подобни устройства. Той предположи, че твърдотелни устройства са "само в началото на кривата на приемане" и каза, че данните искат да бъдат по-близо до процесора, като просто икономиката ги разделя.

Той отбеляза, че Intel направи първия си SSD - 12 мегабайт модел - още през 1992 г. и каза, че сегашната технология е 200 000 пъти по-гъста днес. Настоящата технология на Intel - разработена в съвместно предприятие с Micron - създаде 256 гигабитов NAND чип с памет с помощта на 3D технология. При тази технология паметта се съхранява в кубчета транзистори вместо традиционния дизайн на „шахматна дъска“ и включва 32 слоя материали с около 4 милиарда дупки за съхранение на бита. В резултат на това, каза той, можете да създадете 1 терабайт за съхранение в около 2 мм и повече от 10 ТБ в традиционен SSD форм фактор.

В допълнение към малкия размер, Crooke заяви, че SSD дисковете предлагат огромни подобрения в производителността, казвайки, че 4 инча от NAND съхранение могат да доставят 11 милиона IOPS (операции за вход / изход в секунда), което в противен случай ще изисква 500 фута традиционно съхранение на твърд диск. (Той отбеляза, че докато твърдите дискове продължават да стават все по-плътни, те всъщност не са натрупали скорост.)