Видео: TSMC 16nm VS 28nm Layout Understanding (Ноември 2024)
Докато продавачите на чипове обикновено не въвеждат нови чипове на годишната Международна конференция за твърди тела (ISSCC), те често дават повече подробности за вътрешната работа на вече обявените продукти. Ето някои неща, които ми се сториха интересни в шоуто тази седмица.
Сървърна архитектура на Ivytown на Intel
Intel обсъди последната версия на своето семейство процесори Xeon E7, чип с до 15 ядра и 30 нишки, известен като Ivytown. Тя се базира на архитектурата на Ivy Bridge EP, използвана в Xeon E5 2600 V2. Процесорът е изграден по 22-нанометрова технологична технология на Intel с Tri-Gate транзистори (перките са високи 34 nm и широки 8 nm) и ще заменят сегашния Xeon E7, базиран на Westmere EX. За сравнение, настоящият Xeon E7, който се произвежда на 32 nm планов HKMG процесор, има 10 ядра и 20 нишки и има 30MB L3 кеш в сравнение с 37.5MB във версията на Ivytown.
Една от по-интересните характеристики на това ново семейство процесори е неговата модулна архитектура. Планът на етажа се състои от три колони от пет ядра, всяка от които има собствен отрязък от кеш памет L3, вградена шина за звънене и специален IO в горната и долната част на колоните (QPI връзки в горната част и контролера на паметта в долната част). Intel планира да създаде 10-ядрена версия, като премахне дясната колона; и да създадете 6-ядрена версия чрез допълнително премахване на два реда.
15-ядрената версия има 4, 31 милиарда транзистора - което според Intel е най-много за всеки микропроцесор - и е с размер 541 квадратни милиметра. 10-ядрената версия има 2, 89 милиарда транзистора и е с размер 341 квадратни милиметра. Вариантът с 6 ядра има 1, 86 милиарда транзистори и е с размер 257 квадратни милиметра. Работните честоти варират от 1.4GHz до 3.8GHz с TDPs от 40W до 150W.
Другият интересен аспект на Ivytown е неговата буферна архитектура на паметта. Същият матрица поддържа стандартна четириканална DDR3 памет, работеща при скорост до 1867MT / s, и нов четириканален интерфейс с едно напрежение на напрежение (VMSE) към буфер за разширение на паметта, който работи при 2667 MT / s. Общо може да поддържа до 12TB памет в 8-сокет сървър - три пъти повече от капацитета на паметта на Westmere EX. 15-ядрената версия ще се предлага в два различни пакета: един, който е съвместим със съществуващата платформа на Romley (Socket-R) за лесни ъпгрейди и друг, който позволява нова платформа, използваща буфери на паметта.
Повече подробности за Haswell
Intel даде и редица подробности за архитектурата на Haswell, използвана в настоящото семейство Core. При това се използват и 22 nm транзистори Tri-Gate. Intel заяви, че Haswell интегрира няколко нови технологии, включително напълно интегриран регулатор на напрежение или FIVR (консолидирайки платформата от пет регулатора на напрежението до един), вграден кеш на DRAM за по-добра графична производителност, състояния с по-ниска мощност, оптимизирани инструкции за IO, AVX2 и по-широко SIMD цяло число.
Има три основни варианта на Haswell: Първо, има четириядрен, който комуникира с отделен PCH (Platform Controller Hub) с по-бърза графика (две до четири ядра). Второ, има ултрабук платформа, която комбинира двуядрен Haswell с PCH в един, многочипов пакет. Процесорът поддържа състояния с по-ниска мощност, PCH е модифициран за по-ниска мощност и двамата комуникират през шина с ниска мощност, като всичко това намалява мощността в режим на готовност с 95 процента. Най-накрая има версия с Iris Pro графика и 128MB eDRAM кеш в същия пакет. Мулти-чип пакетите използват вграден IO, който осигурява висока честотна лента при ниска мощност между процесора и PCH и eDRAM.
В зависимост от броя на процесорните ядра и графиката (GT2 или GT3), Haswell има от 960 милиона до 1, 7 милиарда транзистори, а матрицата е с размери от 130 до 260 квадратни милиметра. Той е проектиран да работи при 0, 7 до 1, 1 волта с широк честотен диапазон от 1, 1 до 3, 8 GHz.
128 GB eDRAM матрица е с размери 77 квадратни милиметра и осигурява максимална честотна лента от 102GBps. Intel каза, че в сравнение със същата система без eDRAM, допълнителният кеш осигурява повишаване на производителността до 75 процента, въпреки че общата производителност е увеличена с 30 до 40 процента.
Steamroller на AMD захранва Kaveri
AMD, който е склонен да влага повече графика в това, което нарича своите ускорени процесорни единици (APU или процесори, които комбинират процесори и графики), се фокусира върху новото си ядро на процесора, известно като Steamroller, което се използва в новата серия процесори на Kaveri на компанията. Ядрото на Steamroller, произведено в насипна технология CMOS с 28 nm, има 236 милиона транзистора на площ от 29, 47 квадратни милиметра. Това включва две цели ядра, две единици за декодиране на инструкции и няколко споделени елемента, включително извличане на инструкции, единица с плаваща запетая и 2MB L2 кеш. AMD обикновено използва един от тези модули Steamroller в своите "двуядрени" чипове (отразяващи 2 целочислени ядра); и два в своите „четириядрени“ чипове.
В сравнение с по-ранното Piledriver ядро, което е произведено на 32 nm SOI процес, Steamroller добавя втори модул за декодиране на инструкции, по-голям 96KB споделен кеш на инструкции и други подобрения. AMD заяви, че това води до 14, 5 процента повече инструкции на цикъл, което означава 9 процента по-добра производителност при еднопоточни приложения и 18 процента по-добра производителност при приложения с двойна резба. Той може също да работи на по-голяма честота с 500MHz при същата мощност или да осигурява приблизително същата производителност с намаление на мощността с 38 процента. Ядрото на Steamroller е проектирано да работи в диапазон от 0, 7 до 1, 45 волта.
Мобилни процесори от MediaTek, Renesas и Qualcomm
Редица компании изнесоха презентации на своите ARM-базирани процесори.
MediaTek говори за своя 28nm разнороден многоядрен процесор (HMP) с четириядрен процесор и двоен GPU. Чипът MediaTek има две ядра Cortex A15, работещи на 1.8GHz, и две Cortex A7 ядра, работещи на 1.4GHz, комбинирани с двуядрен графичен процесор Imagination G6200 с 400MHz. Освен това разполага с пълен HD хардуерен видео кодек и 13-мегапикселов процесор със сензор за изображение.
MediaTek говори и за технологията PTP (Performance, Thermal и Power), която следи чипа и контролира мощността. В този случай компанията заяви, че PTP позволява или увеличение на тактовата честота с 23 процента, или до 41 процента икономия на енергия.
Този чип използва истинската HMP обработка на ARM, което означава, че всяка комбинация от големи и малки ядра от едно до четири може да работи в зависимост от натовареността. MediaTek заяви, че използвайки истински HMP, чипът може да осигури 33-51 процента по-добра производителност при големи натоварвания или 2-5x по-добра енергийна ефективност при леки работни натоварвания, докато адаптивното термично управление осигурява още 10% увеличение на производителността.
Renesas представи "предложен" 28 nm HPM осем-ядрен хетерогенен процесор, предназначен за мобилни устройства и инфо-развлекателни системи за автомобили. Чипът използва четири 2GHz Cortex A15 ядра и четири 1GHz Cortex A7 ядра. Той е в състояние да управлява всичките 8 ядра едновременно за най-висока производителност, но също така използва разнородните техники за архитектура и управление на мощността, за да оптимизира производителността при определени натоварвания или мощност.
Qualcomm описа своя процесор за цифрови сигнали Hexagon, който се използва в мобилните си SoC за различни мултимедийни и модемни приложения. Настоящата версия се произвежда в CMOS процес с насипен 28-милиметров HKMG процес. Този дизайн е насочен към високи инструкции на час, за разлика от високите работни честоти.
От страна на ARM сървъра, Applied Micro говори за 64-битовия ARMv8 процесор на компанията от първото поколение, обявен за първи път по време на неотдавнашната среща на върха на Open Compute. Това се базира на процесорен модул "Potenza" (PMD), който включва две ядра, споделящи 256KB L2 кеш. Potenza е произведен в 40nm насипни CMOS и всеки PMD съдържа 84 милиона транзистора и използва 14, 8 квадратни милиметра площ на матрицата. Той може да работи на честота до 3GHz при 0.9 волта, но средно 4.5W при типични натоварвания. Платформата на сървъра X-Gene 3 включва четири PMD (осем ядра), споделен 8MB L3 кеш и четири DRAM канала памет около централен превключвател. Той също така интегрира 10GB Ethernet, SATA 2/3, PCIe Gen. 3 и USB 3.0.
Следващото поколение на технологиите за обработка на чипове
Имаше и няколко презентации за следващото поколение технологии за обработка на чипове, тъй като почти всички основни производители на чипове имат планове да преминат към 3D или FinFET производство, на 14 или 16 nm възел (след Intel, който вече доставя 22nm чипове с такава технология).
Samsung говори за предстоящия си 14 nm FinFET процес, показвайки 128Mb 6T SRAM масив и тестов чип. Samsung заяви, че FinFETs са добро решение за мобилни SoCs с ниска мощност, тъй като осигуряват добро мащабиране, висок ток и нисък теч и имат добър контрол на късите канали.
Това също създава някои предизвикателства за SRAMs, тъй като захранващото напрежение на SRAM не е мащабиращо. Сега SRAM заема 20-30 процента от площта на матрицата на SoC, но използва около 40-50 процента от мощността. За да се справи с тези проблеми, Samsung предложи някои нови техники за работа с SRAM, използвайки транзистори FinFET при по-ниско захранващо напрежение.
TSMC адреси подобни проблеми, показвайки своя 16nm 128Mb SRAM чип. TSMC заяви, че FinFET са се превърнали в основна технология за производство над 20 nm, но каза, че размерът на ширината и дължината на канала с FinFETs е предизвикателство за мащабиране на конвенционалните 6T-SRAM и захранващото напрежение. TSMC предложи две техники за подпомагане на писането за преодоляване на тези проблеми.
Това са доста технически проблеми, но решаването на проблемите е от решаващо значение, ако искаме в бъдеще да получим по-плътни и по-ефективни чипове.
