10nm процес на Intel: това е нещо повече от мащабиране на чипове

В поредица от презентации вчера Intel даде много повече подробности относно предстоящия си 10 nm процес за изработка на напреднали процесори, разкри нов 22 nm FinFET процес, предназначен за устройства с по-ниска мощност и по-ниски разходи, предложи нов показател за сравняване на чип възли и като цяло натисна идея, че „Законът на Мур е жив и здрав“. Най-много ми се открои идеята, че въпреки че процесорите ще продължат да стават по-гъста , трудността и цената на новите технологични възли ще принудят цялостно преосмисляне на начина на проектиране на чиповете в бъдеще.

Марк Бор, Intel Senior Колега и директор на процесовата архитектура и интеграция, даде обичайната стъпка на Intel за това как води полупроводниковата индустрия в технологичните процеси. Той каза, че Intel продължава да има около три години преднина пред своите конкуренти, въпреки че чиповете на чипове като Samsung и TSMC са в разгара на внедряването на това, което наричат ​​10 nm процеси, преди 10nm продуктите на Intel да излязат към края на годината. Бор заяви, че Intel представи повечето от основните постижения в индустрията през последните 15 години, включително напрегнати силиций, метални врати с висок к и транзистори FinFET (които първоначално Intel наричаше Tri-Gate, макар че оттогава се е върнал да използва стандартното име на индустрията),

Бор каза, че номерата на възлите, използвани от всички производители, вече не са смислени и вместо това призова за ново измерване въз основа на броя на транзисторите, разделени на площта на клетката, като NAND клетките отчитат 60 процента от измерването и Scan Flip-Flop Логическите клетки се броят 40 процента (за да бъде ясно, той има предвид не клетките на флаш паметта на NAND, а по-скоро NAND или логическите порти на „отрицателно И“). Това ви дава измерване в транзистори на квадратен милиметър, а Bohr показа графика, отразяваща подобренията на Intel в такъв мащаб, варираща от 3, 3 милиона транзистора / mm ² при 45 nm до 37, 5 милиона транзистора / mm2 при 14 nm и преминаване към над 100 милиона транзистора / mm ² при 10 nm.

През последните няколко години Intel използва като измерване логическата височина на стъпките на вратата, но Бор заяви, че това вече не отчита всички постижения, които Intel прави. Той каза, че мярката остава добър относителен метод на За сравнение, но не даде труден номер.

Бор каза, че въпреки че времето между възлите се удължава - Intel вече не е в състояние да въвежда нови възли на всеки две години - компанията е в състояние да постигне по-добро от нормалното мащабиране на площта, което Intel нарича " хипер мащабиране "Той показа диаграма, демонстрираща, че както при 14nm, така и при 10nm Intel е в състояние да направи логическата област 37 процента от размера на логическата област в предишния възел.

Бор отбеляза, че другите части на процесора - по-специално статичната памет с произволен достъп и схемата за вход-изход - не се свиват със същата скорост като логическите транзистори. Събравайки всичко това, той каза, че подобренията в мащабирането ще позволят на Intel да вземе чип, който би изисквал 100 mm ² при 45nm и да направи еквивалентен чип само в 7, 6 mm ² на 10 nm, като не се допуска промяна в характеристиките. (Разбира се, в реалния свят, всяко следващо поколение на чип добавя още функции.)

Стейси Смит, изпълнителен вицепрезидент на Intel за производство, операции и продажби, заяви, че в резултат, въпреки че отнема повече време между възлите, допълнителното мащабиране доведе до същите подобрения в годината спрямо предходните две години каданс, осигурен във времето.

Рут Мозън, Intel Колега и директор на технологията за интеграция и интеграция, говори за съществуващата 14 nm технология на компанията, която започна производството през 2014 г., и каза, че тя е сходна по плътност с 10nm продукти, които другите започват да доставят тази година.

Тя обясни как се въвежда този процес " хипер мащабиране , "отчасти чрез използване на по-ефективна техника за многократно рисуване за създаване на по-фини функции от 80nm или около линиите, които настоящите 193nm потапящи скенери могат да създават в един пропуск. Intel каза, че използвайки технология, наречена" самоизравнени двойни картини " "(SADP), вместо методът Litho-Etch-Litho-Etch, който използват други производители, той може да получи по-точни и последователни резултати, водещи до по-добри добиви и производителност.

Като цяло, Brain каза, че използването на хипер мащабиране води до 1, 4 пъти повече единици на долар, отколкото би позволило традиционното мащабиране и това води до приблизително еквивалент на спестяванията, които Intel би получил, ако индустрията се премести от 300 мм на силиконови пластини от 450 мм (превключване, което беше широко обсъдено, но изглежда засега е изоставена).

Кайзад Мистри, корпоративен вицепрезидент и съдиректор по развитието на логическите технологии, обясни как хипер мащабиране техники се използват при 10 nm и даде повече подробности за 10nm процеса на компанията, който той определи като "пълно поколение напред" на други 10nm технологии. Като цяло той каза, че 10nm възелът ще осигури или 25-процентно подобрение на производителността при същата мощност, или почти 50-процентно намаление на мощността при същата производителност в сравнение с 14nm възела.

Mistry описва процеса на Intel като използва стъпка на вратата 54nm и височина на клетката 272nm, както и стъпка на перка от 34nm и минимална стъпка на метал от 36nm. По същество той каза, че това означава, че имате перки, които са с 25 процента по-високи и 25 процента по-близо разположени, отколкото при 14 nm. Отчасти, каза той, това е постигнато чрез използването на „самоуправляващи се четириъгълни шаблони“, като се вземе процес, разработен от Intel за 14-нм мулти-шаблониране и го разшири още повече, от своя страна дава възможност за по-малки функции. (Но искам да отбележа, че това показва, че височината на портата не се мащабира толкова бързо, колкото в предишните поколения.)

Две нови хипер мащабиране напредъкът също помогна, каза той. Първият от тях е „контакт над активен порта ", което означава, че мястото, където порта преминава през a перка да се създаде транзистор сега е директно над върха, а не точно под него. Той каза, че това дава още 10 процента мащабиране на площта над мащаба на терена. Втората техника, за която Мистри заяви, че е използвана преди, но не с FinFET транзисторите, се нарича "единична манекенка". По време на поколението от 14 nm, той каза, че транзисторите на Intel са имали пълни "манекенски порти" в края на всяка логическа клетка; на 10 nm, обаче, Mistry каза, че има само половин манекен порта на всеки ръб. Това осигурява още 20-процентова полза от мащабиране на площ, каза той.

Заедно, каза Мистри, тези техники позволяват 2, 7-кратно подобрение на плътността на транзисторите и дават възможност на компанията да произвежда над 100 милиона транзистора на квадратен милиметър.

Mistry също така даде да се разбере, че както при 14nm, разширяващото се време между процесовите възли е направило възможно компанията да подобрява всеки възел малко по-малко от всяка година. Mistry описани в общи условия планове за два допълнителни възли от 10 nm производство с подобрена производителност. (На мен ми беше интересно - и малко притеснително - че въпреки че тези диаграми показват, че 10nm възлите ясно изискват по-малко мощност от 14nm възлите, те предполагат, че първите 10nm възли няма да имат толкова висока производителност, колкото последните 14nm.)

Той каза, че 10nm ++ процесът ще осигури допълнителни 15 процента по-добра производителност при същата мощност или 30 процента намаляване на мощността при същата производителност в сравнение с първоначалния 10nm процес.

По-късно Мърти Рендучинтала, президент на клиента и групата за архитектура за бизнес и системи IoT, беше по-категоричен и заяви, че основните продукти се стремят към по-добро от 15 процента подобрение на производителността всяка година на „годишна каданс на продукта“.

Бор се завърна, за да опише нов процес, наречен 22 FFL, което означава 22 nm обработка с използване на FinFET с нисък теч. Той каза, че този процес позволява до 100 пъти намаляване на изтичането на мощност в сравнение с конвенционалните равнинни технология, и би имал по-висок плътност от всеки друг 22nm процес, заедно с възможността за по-висока производителност FinFETs. Интересното тук е, че чип дизайнът може да използва два различни вида транзистори в рамките на един чип; високоефективни транзистори за неща като обработка на приложения и транзистори с нисък теч за вериги, които винаги са винаги свързани.

Това може да бъде проектирано да се конкурира с други 22 nm процеси, като например 22nm FDX на Global Foundries (силикон на изолатор). Изглежда, идеята е, че с 22nm можете да избегнете двойното моделиране и допълнителни разходи, които се изискват по-строги възли, но все пак постигате добри резултати.

Renduchintala говори за това как като интегриран производител на устройства (IDM) - компания, която проектира и процесори, и производителите им - Intel има предимството на „сливане между технологията на процеса и разработването на продукти“. Компанията има възможност да избира от множество видове техники за IP и обработка, включително да избира транзистори, които отговарят на всяка част от дизайна му, каза той.

Това, което ми се стори най-интересно, беше дискусията му за това как дизайнът на процесорите се движи от традиционно монолитно ядро ​​към дизайн „микс и съвпадение“. Идеята за хетерогенни ядра не е нищо ново, но идеята за възможността да има различни части от процесор, изградени върху матрици, използвайки различни процеси, всички свързани заедно, може да бъде голяма промяна.

Активирането на това е вградения мултисвързващ се мост (EMIB), който Intel започна да доставя с последните си технологии Stratix 10 FPGAs и обсъди използването в бъдещи сървърни продукти на Xeon в последния си ден на инвеститорите.

Renduchintala описа бъдещ свят, в който процесорът може да има процесорни и GPU ядра, произведени в най-новите и най-плътни процеси, с неща като IO компоненти и комуникации, които не се възползват толкова от увеличената плътност На по-ранен процес и други неща на още по-стари възли. Всички тези матрици ще бъдат свързани с помощта на този EMIB мост, който позволява по-бързи връзки в сравнение с традиционните мулти-чип пакети, но е по-ниска цена в сравнение с използването на силиконов интерпозатор.

Ако всички тези неща се сбъднат, цялата рамка от нови процесори може да се промени. От получаването на нов процесор, направен изцяло върху нов процес на всеки няколко години, може да се насочим към свят това включва много по-постепенна промяна на технологичната технология само в части от чипа. Това също отваря възможността за добавяне на много повече неща към самия чип, от интегриране на повече IO компоненти, към различни видове памет. В дългосрочен план това може да сигнализира за големи промени в начина на работа на чиповете и на системите, които захранват.

Майкъл Дж. Милър е главен информационен директор в Ziff Brothers Investments, частна инвестиционна компания. Милър, който беше главен редактор на PC Magazine от 1991 до 2005 г., създава този блог за PCMag.com, за да сподели мислите си за продукти, свързани с PC. В този блог не се предлагат инвестиционни съвети. Всички задължения се отхвърлят. Милър работи отделно за частен инвестиционен посредник, който по всяко време може да инвестира в компании, чиито продукти са обсъдени в този блог, и няма да се разкриват транзакции с ценни книжа.