Съдържание:
Напоследък чувахме много за Закона на Мур да се забавя, и макар че това в някои случаи изглежда вярно, в други части на полупроводниковия бизнес се наблюдава непрекъснат напредък. На миналата седмица на Международната конференция за твърди тела (ISSCC), изглежда, че тенденциите на големите чипове са около внедряването на нови материали, нови техники и нови идеи, за да се поддържа натискането на плътността на транзистора по-високо и да се подобрява енергийната ефективност. Разбира се, това всъщност не е новина. Това видяхме отразено в разговорите за създаване на логически чипове за нови 7nm процеси, за създаване на 512Gb 3D NAND чипове и за различни нови процесори.
Дизайнерите на чипове обмислят нови структури и материали за транзистори, както е показано на горния слайд от TSMC. Имаше и много дискусии за нови инструменти за създаване на транзисторите, включително напредък на литографията като EUV и насочено самосглобяване, както и нови начини за опаковане на множество умират заедно.
Преди да се ровя в детайлите, за мен остава доста невероятно колко далеч е стигнала индустрията за чипове и колко много разпространени чипове са станали в ежедневието ни. Техническият директор на Texas Instruments Ахмад Бахай отбеляза в презентацията си, че през 2015 г. индустрията е продала средно по 109 чипа за всеки човек на планетата. Неговата беседа се съсредоточи върху това как вместо пазарите, доминирани от едно приложение - първо компютри, а след това и мобилни телефони - индустрията сега трябва да бъде по-фокусирана върху „да направи всичко по-умно“, тъй като различни видове чипове намират място в огромен брой приложения,
Въпреки това индустрията е изправена пред големи предизвикателства. Броят на компаниите, които могат да си позволят да изградят водещи производствени заводи за логическо производство, се е свил от двадесет и две на 130 nm възел до само четири компании днес на 16 / 14nm възел (Intel, Samsung, TSMC и GlobalFoundries), с нов процес технологията струва милиарди за разработване, а новите централи струват още повече. Всъщност миналата седмица Intel заяви, че ще отдели 7 милиарда долара за разработване на 7nm в обвивка от фабрика, построена преди няколко години в Аризона.
Все пак имаше редица презентации за плановете на различни компании да преминат към 10 nm и 7 nm процеси.
TSMC представи своя 10nm процес, а първият обявен чип беше Qualcomm Snapdragon 835, който предстои да излезе скоро. TSMC може да е най-отдалеченият в действителност да комерсиализира това, което нарича 7nm процес, а в ISSCC описа функционален 7nm SRAM тест чип. Това ще използва сега стандартната концепция на транзисторите FinFET, но с някои
Спомнете си, че това, което всеки от големите производители нарича 7nm, варира изключително много, така че по отношение на плътността е възможно TSMC 7nm процесът да бъде подобен на предстоящия 10nm процес на Intel.
Samsung също работи върху 7nm и компанията даде да се разбере, че планира да изчака EUV. На изложението Samsung говори за предимствата на литографията на EUV, както и за напредъка, който постигна при използването на технологията.
3D NAND
Някои от по-интересните съобщения покриха 512Gb 3D NAND светкавица и показаха колко бързо нараства плътността на NAND светкавицата.
Western Digital (който е придобил SanDisk) говори за 512Gb 3D NAND флаш устройство, което обяви преди шоуто, и обясни как това устройство продължава да увеличава плътността на такива чипове.
Този чип използва 64 слоя клетки от паметта и три бита на клетка, за да достигне 512Gb на матрица, която е с размер 132 квадратни милиметра. Не е толкова плътен, колкото дизайна на Micron / Intel 3D NAND, който използва различна архитектура с периферната схема под масива (CuA), за да достигне 768Gb на 179 квадратни милиметра, но е хубава стъпка напред. WD и Toshiba заявиха, че могат да подобрят надеждността и да ускорят времето за четене с 20 процента и да достигнат скорост на пропускане на запис от 55 мегабайта в секунда (MBps). Това е в пилотно производство и се очаква да бъде в обемно производство през втората половина на 2017 г.
За да не излитаме, Samsung показа новия си 64-слойен 512Gb 3D NAND чип, една година след като показа 48-слойно 256Gb устройство. Компанията направи голям момент, за да демонстрира, че макар плътността на ареала на 2D NAND светкавица да нараства с 26 процента годишно от 2011 до 2016 г., тя успя да увеличи плътността на ареала на 3D NAND светкавица с 50 процента годишно от въвеждането си на три години преди.
512Gb чипът на Samsung, който също използва три бита на клетка, има размер на матрицата от 128, 5 квадратни милиметра, което го прави малко по-гъст от дизайна на WD / Toshiba, макар и не толкова добър, колкото дизайна на Micron / Intel. Samsung прекара голяма част от своите разговори, описвайки как използването на по-тънки слоеве представя предизвикателства и как създаде нови техники за справяне с предизвикателствата за надеждност и мощност, създадени с помощта на тези по-тънки слоеве. Той каза, че времето за четене е 60 микросекунди (149MBps последователни четения), а пропускателната способност е 51MBps.
Ясно е, че и трите големи NAND флаш лагера правят добър процес, а резултатът трябва да е по-плътен и в крайна сметка по-евтина памет от всички тях.
Нови връзки
Една от темите, които намерих най-интересна напоследък, е концепцията за вграден мостови междусъединителен мост (EMIB), алтернатива на други така наречени 2.5D технологии, които комбинират множество
Процесори в ISSCC
ISSCC видя редица съобщения за нови процесори, но вместо върху чипове, акцентът беше върху технологията, която всъщност прави чиповете да работят максимално добре. Интересно ми беше да видя нови подробности за редица дългоочаквани чипове.
Очаквам скоро новите чипове на Ryzen, използващи новата архитектура на ZEN на AMD, и AMD даде много повече технически подробности за дизайна на ядрото на Zen и различните кешове.
Това е 14nm FinFET чип, базиран на основен дизайн, състоящ се от ядрен комплекс с 4 ядра, 2MB кеш-ниво 2 и 8MB 16-посочен кеш-клас на асоциативно ниво 3. Компанията казва, че базовата честота за 8-ядрен,
Резултатът е ново ядро, за което твърдят AMD
Както беше описано по-горе, това ще бъде достъпно първоначално в настолни чипове, известни като Summit Ridge и ще бъде изложено в рамките на седмици. Версия на сървъра, известна като Неапол, трябва да излезе през второто тримесечие, а APU с интегрирана графика предимно за лаптопи трябва да се появи по-късно тази година.
IBM даде повече подробности за Power9 чиповете, които дебютира в Hot Chips, предназначени за сървъри от висок клас и описани като „оптимизирани за когнитивни изчисления“. Това са 14 nm чипове, които ще бъдат налични във версии както за мащаб навън (с 24 ядра, които могат да обработват 4 едновременни нишки), така и мащаб нагоре (с 12 ядра, които могат да обработват 8 едновременни нишки.) Чиповете ще поддържат CAPI (Coherent Accelerator Processor Интерфейс) включително CAPI 2.0, използвайки PCIe Gen 4 връзки при 16 гигабита в секунда (Gbps); и OpenCAPI 3.0, проектирани да работят със скорост до 25Gbps. В допълнение, тя ще работи с NVLink 2.0 за връзки към графичните ускорители на Nvidia.
MediaTek даде преглед на предстоящия си Helio X30, 10-ядрен 10-ядрен мобилен процесор, който се отличава с това, че е първият производител на компанията по 10 nm процес (вероятно в TSMC).
Това е интересно, тъй като има три различни ядрени комплекса: първият има две ядра ARM Cortex-A73, работещи на 2.8GHz, проектирани да се справят бързо с тежки задачи; вторият има четири ядра 2.5 GHz A53, предназначени за най-типичните задачи; а третата има четири ядра A35 2.0GHz, които се използват, когато телефонът е в режим на празен ход или за много леки задачи. MediaTek твърди, че клъстерът A53 с ниска мощност е с 40 процента по-ефективна мощност от този с висока мощност A73 и че кластерът A35 с ниска мощност е 44 процента по-ефективен от енергията от клъстера с ниска мощност.
По време на шоуто имаше много академични доклади по теми като чипове, специално създадени за машинно обучение. Сигурен съм, че ще видим много по-голям акцент върху това напред, от графичните процесори до пасивно паралелните процесори, проектирани да работят с 8-битови изчисления, до невроморфни чипове и персонализирани ASIC. Това е зараждащо се поле, но такова, което привлича невероятно количество внимание в момента.
Още повече, че най-голямото предизвикателство може да бъде преминаването към квантовите изчисления, което е съвсем различен начин на извършване на изчисления. Въпреки че виждаме повече инвестиции, това все още изглежда дълъг път от превръщането в основна технология.
Междувременно обаче можем да очакваме много готини нови чипове.
Майкъл Дж. Милър е главен информационен директор в Ziff Brothers Investments, частна инвестиционна компания. Милър, който беше главен редактор на PC Magazine от 1991 до 2005 г., създава този блог за PCMag.com, за да сподели мислите си за продукти, свързани с PC. В този блог не се предлагат инвестиционни съвети. Всички задължения се отхвърлят. Милър работи отделно за частен инвестиционен посредник, който по всяко време може да инвестира в компании, чиито продукти са обсъдени в този блог, и няма да се разкриват транзакции с ценни книжа.
